1.        сигнала,  а  на  выходе  другой  -  в  момент  прихода кодовой  комбинации  сверхциклового  синхросигнала.

2.        Анализатор  циклового  и  анализатор  сверхциклового  синхронизма  определяют  наличие  соответствующего  синхронизма  (НС)  или  его  отсутствие  (ОС).  Функциональная  схема  анализатора  содержит  схему  совпадения,  которая  определяет  наличие  синхронизма  и  схему  выдающую  логическую  «1»  на  выходе  в  момент  прихода  кодовой  комбинации  синхросигнала  при  отсутствии  синхронизма.

3.        Решающее  устройство  содержит  два  двоичных  счетчика  -  накопители  по  входу  и  выходу  из  синхронизма  и  схему  совпадения. Накопитель  по  входу  в  синхронизм  обеспечивает  защиту  приемника  от  ложного  синхронизма  в  режиме  поиска,  когда  на  вход  поступают  случайные  комбинации  группового  сигнала,  совпадающие  с  синхросигналом.  Накопитель  по  выходу  из  синхронизма  необходим  для  исключения  ложного  нарушения  синхронизма. 

4.        Генератор  импульсной  последовательности  вырабатывает  определенный  набор  импульсных  последовательностей,  используемых  для  управления  работой  функциональных  узлов  коммутатора,  их  синхронизации.  Функциональная  схема  генератора  содержит  три  распределителя  импульсов: распределитель  разрядных  импульсов,  распределитель  канальных  импульсов  и  распределитель  цикловых  импульсов,  каждый  из  которых  содержит  двоичный  счетчик  и  дешифратор.

На  блок  циклового  выравнивания  и  коммутации  поступают  входящие  групповые  каналы,  его  функция  заключается  в  выравнивании  каналов  в  соответствии  с  сигналом  синхронизации  и  коммутировании  каналов  в  соответствии  с  адресом,  поступающим  с устройства  управления.

Принцип  циклового  выравнивания  заключается  в  записи  в  запоминающее  устройство  информации  входящих  групповых  каналов  синхронно  с  выделенными  тактовыми  импульсами  и  считывании  их  синхронно  со  станционными  импульсами  тактовой  и  цикловой  синхронизации.    

Для  осуществления  коммутации  необходимо  сформировать  общий,  уплотненный  во  времени  канал,  и  переставить  импульсы  из  одной  временной  позиции  в  другую.  Технически  такую  перестановку  легко  выполнить  в  запоминающем  устройстве,  если  записывать  информацию  общего  канала  последовательно,  а  считывать  в  соответствии  с  картой  коммутации.

Объединение  процессов  циклового  выравнивания  и  коммутации  позволяет  сократить  необходимый  объем  запоминающего  устройства   и  уменьшить  время  задержки  прохождения  информационных  сигналов.  Для  обеспечения  данных  функций  блок  циклового  выравнивания  и  коммутации  должен  содержать  утроенное  количество  запоминающих  устройств.  В  одно  из  них  постоянно  производится  запись,  из  другого  считывание,  а  третье  предназначено  для  записи  при  переполнении  первого.  Следовательно,  блок  циклового  выравнивания  и  коммутации  можно  представить  в  ви