де  24^х  самостоятельных  коммутационных  элементов  (по  три  на  каждый  канал).

Для  обеспечения  требуемых  функций  запоминающее  устройство  коммутации  должно  записать  информацию  всех  32^х  каналов  за  один  цикл,  т.е.  должно  обладать  емкостью  256  бит.

Функциональная  схема  включает  в  себя:

1.     Счетчик  тактовых  импульсов,  предназначенный  для  формирования  адреса  в  режиме  записи.

2.     Дешифраторы  строк  и  столбцов.

3.     Мультиплексор,  предназначенный  для  переключения  считывания  адреса  столбца  от  счетчика  в  режиме  записи  или  от запоминающего  устройства  адреса  в  режиме  считывания.

4.     Непосредственно  матрица  памяти,  состоящая  из  256^ти  элементов  (8*32).

Организация   запоминающего  устройства  коммутации  зависит  от  режима  работы:

§     При  записи  данное  запоминающее  устройство  представляет   ОЗУ  с  разрядной  организацией,  в  него  записывается  информация  соответствующая  входящему  групповому  каналу  синхронно  со  своей  выделенной  тактовой  частотой   и  цикловым  синхросигналом. В  этом  режиме  мультиплексор  подключает  к  дешифратору  столбцов  старшие  5  разрядов  счетчика  адреса,  3  младшие  разряда  счетчика  подключены  к  дешифратору  строк. 

§     При  считывании  запоминающее  устройство  коммутации  представляет  собой  ОЗУ  со  словарной  организацией.  В  каждой  ячейке  ОЗУ  содержится  информация  одного  информационного  канала.  Следовательно,  все  восемь  разрядов  каждого  из  информационных  каналов  можно  считывать  одновременно  по  параллельному  каналу.  Таким  образом,  одновременно  с  уплотнением  осуществляется коммутация. В  этом  режиме  мультиплексор  подключает  к  дешифратору  столбцов  запоминающее  устройство  адреса,  а  дешифратор  строк  при  этом  отключается,  и   ОЗУ  приобретает  словарную  организацию,  каждые  из  восьми  элементов  памяти,  входящих  в  состав  столбцов  матрицы  памяти  образуют  одну  ячейку  памяти  и  считываются  параллельно.

Запоминающее  устройство  адреса  предназначено  для  хранения  адреса  входящего  канала,  информация  которого  поступает  на  выход  в  момент  поступления  станционного  тактового  импульса,  соответствующего  номеру  исходящего  канала.

Адрес  входящего  канала,  состоит  из  5^ти  разрядов.  Но  для  функционирования  устройства  управления  необходимо  иметь  информацию  о  состоянии  канала  в  любой  момент  времени,  для  этого  разрядность  запоминающего  устройства  адреса  была  увеличена  на  1  бит,  который  отображает  состояние  канала  («1» – канал  занят;  «0» – канал  свободен).  Этот  разряд  так  же  может  управлять  состоянием  выходного  каскада  ОЗУ,  при  появлении  в  данном  разряде   «0»  выходной  каскад  ОЗУ  переходит  в  третье  состояние. Запоминающее устройство  адреса  обладает  емкостью: